特許
J-GLOBAL ID：200903031075913131
半導体チップの積層方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-292894
公開番号（公開出願番号）：特開2001-110982
出願日： 1999年10月14日
公開日（公表日）： 2001年04月20日
要約：
【要約】【課題】 上下の半導体チップを精度良く積層する。【解決手段】 半導体チップ22(22a〜22c)の半導体基板24には貫通孔26(26a、26b)が設けてある。半導体チップ22を配置、積層する積層ステージ20には、貫通孔26に対応して透孔28(28a、28b)が設けてあって、透孔28の下方から測定光38が入射するようにしてある。受光器40(40a、40b)は、透孔28と貫通孔26とを通過した測定光38を受光し、受光量に応じた電気信号を制御装置44に入力する。制御装置44は、積層ロボット54を介して受光器40の受光量が最大となるように半導体チップ22の位置を調整する。
請求項（抜粋）：
それぞれが半導体チップを構成する複数の半導体基板のそれぞれに貫通孔を形成したのち、前記複数の半導体基板を積層する際に、前記貫通孔に光を照射して通過した光を検出し、前記半導体基板の位置を調整して通過した光の光量を最大にする、ことを特徴とする半導体チップの積層方法。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
