特許

J-GLOBAL ID：200903031082925439

ダイナミックメモリ装置

発明者： 荻原 正毅
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-230692
公開番号（公開出願番号）：特開平6-076569
出願日： 1992年08月31日
公開日（公表日）： 1994年03月18日
要約：

【要約】【目的】DRAMのウェハー状態あるいはパッケージ状態でのスクリーニングの効率を一層向上させる。【構成】スクリーニングテストモードを指定するためのスクリーニングテストモード制御信号を外部から入力するための第1のテスト専用端子24と、CBRモード指定信号を外部から入力するための第2のテスト専用端子25と、スクリーニングテストモード制御信号が入力し、CBRモード指定信号が入力している状態を検出し、ロウデコーダ14、メモリセルアレイ15、センスアンプ16を含むロウ系回路、カラムデコーダ18、入/出力ゲート19を含むカラム系回路およびリフレッシュカウンタ12を活性化させ、リフレッシュカウンタ出力をロウ系回路およびカラム系回路に供給するように制御するスクリーニングテストモード設定回路とを具備することを特徴とする。

請求項（抜粋）：

ダイナミック型メモリセルがマトリクス状に配列されたメモリセルアレイ、このメモリセルアレイに対するロウ系のアクセス制御に関連するロウ系回路、上記メモリセルアレイに対するカラム系のアクセス制御に関連するカラム系回路およびリフレッシュ用アドレス信号を発生するためのリフレッシュカウンタを有し、キャス・ビフォア・ラス(CBR)モードの指定により上記リフレッシュカウンタの出力を用いて前記ダイナミック型メモリセルのリフレッシュ動作を行うダイナミックメモリ回路と、このダイナミックメモリ回路の通常動作モードとスクリーニングテストモードとを切換えるためのスクリーニングテストモード制御信号を外部から入力するための第1のスクリーニングテスト専用端子と、キャス・ビフォア・ラス(CBR)モード指定信号を外部から入力するための第2のスクリーニングテスト専用端子と、前記スクリーニングテストモード制御信号入力およびCBRモード指定信号入力が所定の状態になっている時を検出し、この検出出力により前記ダイナミックメモリ回路のロウ系回路、カラム系回路およびリフレッシュカウンタを活性化させ、リフレッシュカウンタ出力を上記ロウ系回路およびカラム系回路に供給するように制御することにより、前記ダイナミックメモリ回路をスクリーニングテストモードに設定制御するスクリーニングテストモード設定回路とを具備することを特徴とするダイナミックメモリ装置。

IPC (2件)：

G11C 11/407 ,  G11C 29/00 303

引用特許：

審査官引用 (5件)

• 特開平4-017349
  
• 特開昭61-076968
  
• 特開平3-049092
  
• 特開平3-149876
  
• 特開平4-017191