特許

J-GLOBAL ID：200903031102919112

定電流回路

発明者： 木村 克治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 八幡 義博
公報種別：公開公報
出願番号（国際出願番号）：特願平4-024558
公開番号（公開出願番号）：特開平5-191166
出願日： 1992年01月14日
公開日（公表日）： 1993年07月30日
要約：

【要約】【目的】 CMOS集積回路化に好適な定電流回路を提供する。【構成】 M1〜M4はMOSトランジスタである。M1はソースが接地され、ドレインが抵抗Rを介してゲートに接続されると共にM3のソースに接続される。M2はソースが接地され、ゲートがM1のドレインに接続され、ドレインがM4のソースに直接接続される。そして、M1とM2は能力比が等しい。M3とM4はM1とM2を駆動するカレントミラー回路であり、M3とM4の能力比は、M3:M4=K:1となっている。つまり、M1とM2はK:1の電流比で動作する。その結果、電源電圧変動の影響及びスレッショルド電圧の影響を受けない駆動電流を形成でき、つまり、製造偏差に対し電流のばらつきを小さくでき、しかもスレッショルド電圧と無関係に電流設定ができる。

請求項（抜粋）：

MOSトランジスタで構成される定電流回路であって; この定電流回路は、能力比の異なる2つのトランジスタで構成されるカレントミラー回路と; 能力比が異なる、又は、等しい2つのトランジスタであって、ドレインが抵抗を介してゲートに接続されると共に、その抵抗を介して前記カレントミラー回路の一方のトランジスタから駆動電流の供給を受ける第1のトランジスタ、及び、ゲートが前記第1のトランジスタのドレインに接続され、ドレインが直接的に前記カレントミラー回路の他方のトランジスタから駆動電流の供給を受ける第2のトランジスタと; を備えたことを特徴とする定電流回路。