特許
J-GLOBAL ID：200903031110832930

SOI型半導体装置およびその製造方法

発明者：
向井 幹雄

向井 幹雄 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平8-226284
公開番号（公開出願番号）：特開平10-070139
出願日： 1996年08月28日
公開日（公表日）： 1998年03月10日
要約：
【要約】【課題】 FETの動作時に発生する熱の放熱性を良くしたSOI型半導体装置およびその製造方法を提供する。【解決手段】 第1の半導体基板11表面に凸部11aを形成し、この凸部11aのMESFET部10にソース・ドレイン層25、第1のゲート電極43を形成し、CVD酸化膜27aとポリシリコン膜27bより成る貼り合わせ膜27を形成し、このポリシリコン膜27b表面を平坦化した後、第2の半導体基板14を貼り合わせ、その後第1の半導体基板11の凸部11aのみを残して第1の半導体基板11を研磨して除去し、ゲート電極接続部の開口を形成し、第2のゲート電極44を形成する。【効果】 高速で、安定動作をするSOI型半導体装置の作製が可能となる。
請求項（抜粋）：
FETを含むSOI型半導体装置において、前記FETをMESFET構成とし、前記MESFETのゲート電極は、少なくともSOI層の上面および下面でショットキー接合構成としたことを特徴とするSOI型半導体装置。
IPC (3件)：
H01L 21/338 ,  H01L 29/812 ,  H01L 27/12
FI (2件)：
H01L 29/80 F ,  H01L 27/12 B
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM