特許
J-GLOBAL ID：200903031111056178
OTPROMを含む半導体集積回路装置及びその製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2001-195637
公開番号（公開出願番号）：特開2003-017660
出願日： 2001年06月28日
公開日（公表日）： 2003年01月17日
要約：
【要約】【課題】 本発明の目的は、2層ゲート構造を不要とすることでデバイスの製造工程の短縮を図るとともに、絶縁物の経時的劣化によりデータの保持不良が発生する虞のないOTPROMを提供することである。【解決手段】 本発明のOTPROMを含む半導体集積回路装置は、各メモリセルトランジスタ101のドレイン102が、ビット線105と一体に形成された突出部107の直下で突出部107に電気的に接続されており、選択された所定の突出部107のビット線105に対する付け根106がレーザ112で溶断されプログラムされたことを特徴とするOTPROMを含む半導体集積回路装置である。
請求項（抜粋）：
各メモリセルトランジスタのドレインがビット線で共通接続されているOTPROMを含む半導体集積回路装置において、各メモリセルトランジスタのドレインが、ビット線と一体に形成された突出部の直下で突出部に電気的に接続されており、選択された所定の突出部のビット線に対する付け根がレーザで溶断されプログラムされたことを特徴とするOTPROMを含む半導体集積回路装置。
Fターム (4件)：
5F083CR17
, 5F083GA27
, 5F083JA36
, 5F083LA12
