特許

J-GLOBAL ID：200903031116919824

半導体集積回路装置およびその製造方法

発明者： 戸井田 孝志 ,  相原 克好
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平6-324373
公開番号（公開出願番号）：特開平8-181322
出願日： 1994年12月27日
公開日（公表日）： 1996年07月12日
要約：

【要約】【構成】 基板11上に設ける絶縁膜13と、絶縁膜13上に設ける酸窒化シリコン膜15と、酸窒化シリコン膜15上に設ける活性層領域19と、素子分離領域に設けるフィールド酸化膜17と、活性層領域19表面上に設けるゲート絶縁膜21と、ゲート絶縁膜21の上部に設けるゲート電極23と、ゲート電極23に整合する領域の活性層領域19に設けるソース領域25とドレイン領域27とを備える半導体集積回路装置およびその製造方法。【効果】 活性層領域の下層に酸窒化シリコン膜を介在するものであるから、酸窒化シリコン膜と活性層領域とが安定な界面を形成でき、欠陥の少ない緻密な膜を形成することができるので、サブスレッショルド特性の向上と、移動度の増加と、リーク電流の低減とに優れたデバイス特性を有する電界効果型薄膜トランジスタを実現することができる。

請求項（抜粋）：

基板上に設ける絶縁膜と、絶縁膜上に設ける酸窒化シリコン膜と、酸窒化シリコン膜上に設ける多結晶シリコン膜からなる活性層領域と、素子分離領域に設けるフィールド酸化膜と、活性層領域表面に設けるゲート絶縁膜と、ゲート絶縁膜の上部に設けるゲート電極と、ゲート電極に整合する領域の活性層領域に設けるソース領域とドレイン領域とを備えることを特徴とする半導体集積回路装置。

IPC (5件)：

H01L 29/786 ,  H01L 21/20 ,  H01L 21/762 ,  H01L 27/12 ,  H01L 21/336

FI (4件)：

H01L 29/78 626 C ,  H01L 21/76 D ,  H01L 29/78 621 ,  H01L 29/78 627 G