特許

J-GLOBAL ID：200903031126746251

半導体装置及びその製造方法

発明者： 坂田 正徳
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-000533
公開番号（公開出願番号）：特開平6-169082
出願日： 1991年01月08日
公開日（公表日）： 1994年06月14日
要約：

【要約】【目的】多結晶シリコンゲート型の電界効果トランジスタのゲート構造による動作特性の劣化や歩留りの低下を防ぐ事を目的とする。【構成】多結晶シリコンゲート構造115は、少なくとも3つの多結晶シリコン層115-1,115-3,115-5とその間に設けられた薄い酸化膜115-2,115-4の多層構造を有し、ころによってゲート側面が基板表面に対して実質的に垂直になるように形成されるとともに、ゲート上表面の平坦性が保たれる。また、このゲート構造は抵抗としても使用できる。

請求項（抜粋）：

第1の物質からなる第1の層と、前記第1の物質からなる第1の層上に配置された第2の物質からなる第1の層と、前記第2の物質からなる第1の層上に配置された第1の物質からなる第2の層と、前記第1の物質からなる第2の層上に配置された第2の物質からなる第2の層と、前記第2の物質からなる第2の層上に配置された第1の物質からなる第3の層とを少なくとも有することを特徴とする半導体装置。

IPC (5件)：

H01L 29/784 ,  H01L 21/28 301 ,  H01L 21/3205 ,  H01L 27/04 ,  H01L 21/336

FI (3件)：

H01L 29/78 301 G ,  H01L 21/88 P ,  H01L 29/78 301 P

引用特許：

審査官引用 (1件)

• 特開平2-025072