特許
J-GLOBAL ID：200903031130516856
ウオツチドツグタイマ装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平3-312576
公開番号（公開出願番号）：特開平5-151029
出願日： 1991年11月27日
公開日（公表日）： 1993年06月18日
要約：
【要約】【目的】 本発明は、スタンバイ状態においてもマイクロコンピュータの状態を監視できるウオッチドッグタイマ装置を提供することを目的とする。【構成】 本発明によれば、スタンバイ状態において充放電回路の充放電出力が第2のスレッショルドレベルVHに達すると、タイミング信号発生回路(9)から第2のタイミング信号*TIMが一定間隔毎に強制的に発生され、これより充放電回路を充放電動作させてウオッチドッグタイマ動作を実行でき、マイクロコンピュータ(1)をスタンバイ状態から通常動作状態に正常に移行させることができる。
請求項（抜粋）：
CPUが通常動作状態の時、発振器を動作させ該発振器の発振出力に基づいてプログラム命令を実行し、該プログラム命令に基づいて一定間隔毎に発生する第1のタイミング信号に同期してウオッチドッグタイマ動作を行い、また、前記CPUがスタンバイ状態の時、前記発振器の動作を停止させるマイクロコンピュータにおいて、前記第1のタイミング信号に同期して充電(又は放電)を行い、当該第1のタイミング信号から次の第1のタイミング信号が発生するまでの間、時定数に基づいて放電(又は充電)を行う充放電回路と、第1のスレッショルドレベルを有し、前記充放電回路の充放電出力が印加される第1のバッファ回路と、該第1のバッファ回路の出力に基づいて前記マイクロコンピュータのリセット制御を行うリセット制御回路と、第2のタイミング信号を一定間隔毎に発生するタイミング信号発生回路と、第2のスレッショルドレベルを有し、前記充放電回路の充放電出力が印加される第2のバッファ回路と、該第2のバッファ回路の出力に基づいて前記タイミング信号発生回路の制御を行うタイミング信号制御回路と、を備え、前記CPUがスタンバイ状態となって前記充放電回路の充放電出力が前記第2のバッファ回路の第2のスレッショルドレベルに達した時、前記タイミング信号発生回路から前記第2のタイミング信号を強制的に発生させ、前記充放電回路を充放電動作させることを特徴とするウオッチドッグタイマ装置。
IPC (3件)：
G06F 11/30 310
, G06F 11/00 350
, G06F 15/78 510
