特許
J-GLOBAL ID：200903031175302431
ソースクロック同期式メモリシステムおよびメモリユニット
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平8-335661
公開番号（公開出願番号）：特開平10-177427
出願日： 1996年12月16日
公開日（公表日）： 1998年06月30日
要約：
【要約】【課題】 データ容量が大きく、かつ、実装密度を効率化したソースクロック同期式メモリシステムを提供することにある。【解決手段】 ソースクロック同期式メモリシステムにおいて、メモリユニットは、ベース基板BB上のコネクタC1に取り付けられ、一方の側に複数のメモリモジュール10を搭載したメモリライザ基板B1と、コネクタC2に取り付けられ、メモリライザ基板B1と背中合わせになるように、一方の側に複数のメモリモジュール10を搭載したメモリライザ基板B2と、メモリライザ基板B1上の信号線とメモリライザ基板B2上の対応する信号線とを、それぞれ接続する基板接続用コネクタC3を有している。
請求項（抜粋）：
ベース基板上に配置されたメモリコントローラと、前記ベース基板上に、コネクタを介して配置されたメモリライザ基板および該メモリライザ基板に搭載された複数のメモリモジュールを有するメモリユニットとを備えたソースクロック同期式メモリシステムであって、前記メモリユニットが、ベース基板上の第1のコネクタに取り付けられ、その一方の側に複数のメモリモジュールを搭載した第1のメモリライザ基板と、ベース基板上の第2のコネクタに取り付けられ、前記第1のメモリライザ基板と背中合わせになるように、その一方の側に複数のメモリモジュールを搭載した第2のメモリライザ基板と、前記第1のメモリライザ基板上の信号線と前記第2のメモリライザ基板上の対応する信号線とを、それぞれ接続する基板接続用コネクタを有し、前記メモリコントローラからの、クロック線、アドレス・コマンド線およびデータ線を含む信号線が、前記第1のコネクタを介して、前記第1のメモリライザ基板に搭載されたメモリモジュールと順次接続され、次いで、基板接続用コネクタを介して、前記第2のメモリライザ基板に搭載されたメモリモジュールと順次接続され、かつ、少なくとも前記データ線が、第2のコネクタを介して、メモリコントローラと接続されるように構成されたことを特徴とするソースクロック同期式メモリシステム。
IPC (2件)：
G06F 1/10
, G06F 12/06 510
G06F 1/04 330 Z
, G06F 12/06 510 A
