特許

J-GLOBAL ID：200903031193527769

不揮発性半導体記憶装置

発明者： 大石 司 ,  加藤 宏
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-359181
公開番号（公開出願番号）：特開2003-157682
出願日： 2001年11月26日
公開日（公表日）： 2003年05月30日
要約：

【要約】【課題】 メモリセルアレイの占有面積を小さくすることが可能な不揮発性半導体記憶装置を提供する。【解決手段】 同一のワード線WL1にゲートを接続する複数の不揮発性メモリセルMC1〜MC5は直列に接続され、かつ、それぞれ隣接したビット線BL1〜BL6に接続される。不揮発性メモリセルMC1〜MC5へ順次データを書込むとき、ビット線選択回路18は第1の所定電位発生回路110から出力される書込電位VCCWをビット線BL1〜BL6に順次供給する。一度書込電位が供給されたビット線BLはその電位を維持する。

請求項（抜粋）：

行に配列された複数のワード線と、列に配列された複数のビット線と、行および列に配置される複数の不揮発性メモリセルと、前記複数のビット線に電気的に接続されるように配置され、外部から入力される複数のデータをラッチする複数のラッチ手段と、前記複数のビット線の各々に順次所定の電位を供給し、所定の電位を供給した前記ビット線の電位を維持するビット線選択手段とを含み、前記行の各々に配置された複数の不揮発性メモリセルは直列に接続され、そのゲートはその行に配置されたワード線に接続され、前記複数のビット線の各々は、互いに隣接する2つの列に配列された複数の不揮発性メモリセルと接続される、不揮発性半導体記憶装置。

IPC (7件)：

G11C 16/02 ,  G11C 16/06 ,  G11C 29/00 603 ,  H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (6件)：

G11C 29/00 603 H ,  G11C 17/00 611 G ,  G11C 17/00 634 Z ,  G11C 17/00 639 B ,  H01L 27/10 434 ,  H01L 29/78 371

Fターム (35件)：

5B025AC01 ,  5B025AD01 ,  5B025AD03 ,  5B025AD04 ,  5B025AD09 ,  5B025AD13 ,  5B025AD15 ,  5B025AE00 ,  5F083EP02 ,  5F083EP18 ,  5F083EP23 ,  5F083EP77 ,  5F083ER02 ,  5F083ER21 ,  5F083GA09 ,  5F083JA19 ,  5F083ZA10 ,  5F101BA01 ,  5F101BA45 ,  5F101BB05 ,  5F101BC11 ,  5F101BD10 ,  5F101BD33 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF05 ,  5F101BG07 ,  5L106AA10 ,  5L106CC01 ,  5L106CC11 ,  5L106CC17 ,  5L106CC21 ,  5L106CC32 ,  5L106GG05