特許
J-GLOBAL ID：200903031196527506
電荷再循環差動論理回路及びこれを用いる方法
発明者：
出願人/特許権者：
代理人 (1件)：
笹島 富二雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-209496
公開番号（公開出願番号）：特開平10-117140
出願日： 1996年08月08日
公開日（公表日）： 1998年05月06日
要約：
【要約】【課題】論理回路の電力消費を低減することができる電荷再循環作動論理回路を提供する。【解決手段】電荷再循環差動論理(CRDL)回路と呼ばれる、新規な論理群は、電荷再循環技術を利用することで電力消費を減少し、従来のダイナミック論理回路に匹敵する速度を有する。CRDL回路は、固有のスタティック動作によってノイズマージンもまた改善した。8ビットマンチェスタキャリーチェーンと全加算器は、0.8μmのシングルポリダブルメタルn-ウエル(single-polydouble-metal n-well) CMOS技術を用いて製作される。電力遅延積において約16-48%の改善を示す測定結果が、差動カスコード電圧スイッチ(DCVS)回路と比較して得られる。
請求項（抜粋）：
第1及び第2ノードと、クロック信号が第1レベルから第2レベルに移った時に前記第1ノードを第1電位にプルアップするためのプルアップ手段と、クロック信号が第1レベルから第2レベルに移った時に前記第2ノードを第2電位にプルダウンするためのプルダウン手段と、クロック信号が第2レベルから第1レベルに移った時に前記第1及び第2ノードを前記第1電位と第2電位の間の第3電位と等しくするための均等化手段と、を備えたことを特徴とする第1レベルと第2レベルを有するクロック信号に基づいて動作する論理回路。
IPC (2件)：
FI (2件)：
H03K 19/096 B
, H03K 19/20
