特許
J-GLOBAL ID：200903031214934823
プリフェッチ制御方式
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
本間 崇
公報種別：公開公報
出願番号（国際出願番号）：特願平4-124535
公開番号（公開出願番号）：特開平5-324467
出願日： 1992年05月18日
公開日（公表日）： 1993年12月07日
要約：
【要約】【目的】高速なキャッシュメモリにデータをプリフェッチする制御命令を含むプログラムの互換方式に関し、プリフェッチ制御命令を実行することができない命令処理プロセサにおいて、プリフェッチ制御命令を含むプログラムを正常に動作させる手段を提供することを目的とする。【構成】プリフェッチ機構を具備する処理装置において設けられたプリフェッチ制御命令の命令コードを、該命令を実行できない命令処理プロセサの無操作命令の命令コードに割り当てる手段を設けることにより構成する。
請求項（抜粋）：
下位階層の記憶装置から上位階層の記憶装置へ、ある命令が必要とするデータを、その命令の実行前に予めフェッチしておくことによって、命令列を高速に実行する機構を具備する処理装置において、プリフェッチ制御命令の命令コードを、プリフェッチ制御命令を実行できない命令処理プロセサの、無操作命令の命令コードに割り当てる手段を設けることを特徴とするプリフェッチ制御方式。
引用特許：
前のページに戻る
