特許

J-GLOBAL ID：200903031216549781

半導体メモリ装置およびその製造方法

発明者： 北 明夫
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平3-306191
公開番号（公開出願番号）：特開平5-145035
出願日： 1991年11月21日
公開日（公表日）： 1993年06月11日
要約：

【要約】【目的】 本発明は、半導体メモリ装置、特にDRAMのメモリセルにおけるトランスファゲートトランジスタのソース、ドレイン層と基板とのPN接合にかかる電界が高まり、接合リーク電流が増大して、メモリセルのデータ保持時間が劣化するという問題点を除去することを目的とするものである。【構成】 前記目的のために本発明は、トランスファゲートトランジスタ51などが形成されるアクティブ領域の下に、基板表面から離れて基板1中の深い位置にソース、ドレイン層6とは異る不純物層5を設けるようにしたものである。

請求項（抜粋）：

第1導電型の半導体基板上に形成された素子分離領域に囲まれたアクティブ領域に形成されたゲート絶縁膜、ゲート電極およびソース、ドレインとしての第2導電型拡散層とから構成されるトランジスタ部と、該トランジスタ部のゲート絶縁膜直下およびゲート電極が形成されていない前記アクティブ領域の基板表面から離れた深い位置に第1導電型の不純物拡散領域とから構成されることを特徴とする半導体メモリ装置。

引用特許：

審査官引用 (3件)

• 特開平2-002670
  
• 特開平2-005469
  
• 特開昭56-032757