特許
J-GLOBAL ID：200903031228647100

SIMD方式の演算器及び演算処理装置

発明者：
樗木 杉高

樗木 杉高 について

, 
原 和彦

原 和彦 について

, 
山浦 慎一

山浦 慎一 について

, 
門脇 幸男

門脇 幸男 について


出願人/特許権者：
株式会社リコー

株式会社リコー について


代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-217027
公開番号（公開出願番号）：特開2000-047998
出願日： 1998年07月31日
公開日（公表日）： 2000年02月18日
要約：
【要約】【課題】 SIMD方式の演算器において、演算単位ごとに異なる処理を行う。また、回路規模の有効利用を目指す。【解決手段】 SIMD型演算器において、各演算単位の演算結果に対応するフラグを出力する。そのフラグを、?@演算対象データとする、?A条件分岐処理の判断条件とする、?B後続の演算の制御条件とすることにより、演算単位ごとに異なる処理を行う。また、上記フラグの論理和フラグ論理積フラグを求め、条件分岐処理等の後続処理にて利用する。ブロードキャスト方式の導入により、処理命令の簡素化、処理速度の向上を目指す。さらに、入出力手段を分割して用いて、それぞれにデータを格納し演算に繋げる、あるいは演算後それぞれにデータを格納することにより、回路規模の有効利用が実現できる。
請求項（抜粋）：
2つの入力手段と1つの出力手段をもつ演算器であって、第1の入力手段及び第2の入力手段はいずれも所定のビット長の長さであり、かつ格納するデータのビット長に応じて個数及びビット長が変化するデータ格納部を有し、出力手段は一方の入力手段における上記データ格納部の個数以上の個数まで長さ1ビットであるフラグ格納部を有し、第1の入力手段の各データ格納部に格納されるデータとこれに対応する第2の入力手段の各データ格納部に格納されるデータとを用いて同時に各データの組に共通の演算を行う演算器において、2つの入力手段間で対応する各データ格納部に格納される2つのデータを用いてそれぞれ演算した結果に対応する条件フラグを出力手段の対応するフラグ格納部に格納する演算器。
IPC (3件)：
G06F 15/16 610 ,  G06F 9/38 370 ,  G06F 15/80
FI (3件)：
G06F 15/16 610 A ,  G06F 9/38 370 X ,  G06F 15/80
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM