特許

J-GLOBAL ID：200903031269980506

ダミーパターンの設計方法、ダミーパターンの設計装置、ダミーパターンを有する半導体装置及びその製造方法

発明者： 外山 義信
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-250597
公開番号（公開出願番号）：特開2001-077114
出願日： 1999年09月03日
公開日（公表日）： 2001年03月23日
要約：

【要約】【課題】 自動配置配線を用いないICや手修正を行った配線データに適用できるダミーパターンの設計方法を提供する。【解決手段】 本発明は、レチクル上の配線パターン11〜13,15〜17に挿入するダミーパターンを設計する方法である。透光データからなる第1のチップ形成領域に、所定形状の遮光データからなる複数の基本ダミーパターンを互いに所定間隔を隔てて配置した後、透光データと遮光データを反転させる。透光データからなる第2のチップ形成領域に、遮光データからなる配線パターンを配置した後、配線パターンを、X方向とY方向ともにデザインルールの最小スペース分以上拡大する。前記反転させた後の透光データ及び遮光データを、前記拡大した後の透光データ及び遮光データに合成することにより、第3のチップ形成領域40を作成し、その後、第3のチップ形成領域の透光データと遮光データを反転させる。

請求項（抜粋）：

レチクル上の配線パターンに挿入するダミーパターンを設計する方法であって、透光データからなる第1のチップ形成領域に、所定形状の遮光データからなる複数の基本ダミーパターンを互いに所定間隔を隔てて配置する第1の工程と、第1のチップ形成領域において透光データと遮光データを反転させる第2の工程と、透光データからなる第2のチップ形成領域に、遮光データからなる配線パターンを配置する第3の工程と、第2のチップ形成領域において前記配線パターンを、X方向とY方向ともにデザインルールの最小スペース分以上拡大する第4の工程と、第2の工程により反転させた後の第1のチップ形成領域における透光データ及び遮光データを、第4の工程により拡大した後の第2のチップ形成領域における透光データ及び遮光データに合成することにより、透光データ及び遮光データからなる第3のチップ形成領域を作成する第5の工程と、第3のチップ形成領域において透光データと遮光データを反転させる第6の工程と、を具備することを特徴とするダミーパターンの設計方法。

IPC (2件)：

H01L 21/3205 ,  H01L 21/82

FI (2件)：

H01L 21/88 S ,  H01L 21/82 Z

Fターム (6件)：

5F033UU01 ,  5F033VV01 ,  5F033XX00 ,  5F064EE14 ,  5F064EE15 ,  5F064EE51