特許
J-GLOBAL ID：200903031283114617
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (3件)：
吉田 茂明
, 吉竹 英俊
, 有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2002-297540
公開番号（公開出願番号）：特開2004-134574
出願日： 2002年10月10日
公開日（公表日）： 2004年04月30日
要約：
【課題】マスク数や工程を増やすことなく矩形のコンタクトホールを形成する半導体装置の製造方法を提供する。【解決手段】レジストマスク8に基づいて層間絶縁膜6をエッチングして所望のパターンのコンタクトホールを形成する。このエッチングは、C4F8ガス等にCH2F2ガスを添加して、パターンの間隔の広い部分のレジストマスク8上にフルオロカーボンが堆積されやすい処理条件でプラズマエッチングを行う。一方、パターンの間隔の狭い部分のレジストマスク8上では、レジストマスク8上にフルオロカーボンを堆積させるための平坦な部分が少なくなり、パターンの間隔の狭い部分のレジストマスク8上にはフルオロカーボンが堆積しにくくなる。【選択図】 図4
請求項（抜粋）：
(a)層間絶縁膜上に反射防止膜を成膜し、更に前記反射防止膜上にレジストを成膜する工程と、
(b)前記レジストを複数の円形パターンを有するレジストマスクに形成する工程と、
(c)前記レジストマスクに基づいて前記反射防止膜をエッチングする工程と、
(d)前記円形パターンの間隔が広い前記レジストマスクでは、平坦部にフルオロカーボンが堆積し、前記円形パターンの間隔が狭い前記レジストマスクでは、前記平坦部がエッチングされフルオロカーボンが堆積し難い処理条件で、前記レジストマスクに基づいて層間絶縁膜をエッチングする工程と、
を有する矩形のコンタクトホールを形成する半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L21/302 105A
, H01L21/30 574
5F004DA00
, 5F004DA01
, 5F004DA15
, 5F004DA17
, 5F004EA13
, 5F004EA22
, 5F004EB01
, 5F004EB03
, 5F046PA01
