特許

J-GLOBAL ID：200903031283984247

入力回路および出力回路ならびに入出力回路

発明者： 河野 治美 ,  須志原 昭博
出願人/特許権者： 株式会社沖マイクロデザイン宮崎 ,  沖電気工業株式会社
代理人 (1件)： 前田 実
公報種別：公開公報
出願番号（国際出願番号）：特願平9-079385
公開番号（公開出願番号）：特開平10-276081
出願日： 1997年03月31日
公開日（公表日）： 1998年10月13日
要約：

【要約】【課題】 低消費電力化、動作の高速化、およびVIHマージンの向上を図る。【解決手段】 内部電源VDDは外部電源VCCよりも低い。入出力端子YPADに電圧VCCが入力された場合には、YPADが電圧VCCに上昇するまでは、PMOSトランジスタP7がONしており、YPADがVDDより高くなると、P7がOFFする。従って出力端子OUTは内部電源レベルとなる。またYPADから”H”レベルの電圧を出力する場合には、YPADが電圧VDDに上昇するまでは、PMOSトランジスタP2がONし、YPADがVDDより高くなるとP2がOFFする。従って、YPADはVDDまでは高速に上昇し、その後、プルアップ抵抗R1により外部電源レベルまで上昇する。

請求項（抜粋）：

ゲート電極が第1のノードに接続され、第1電極が第1の電源に接続され、第2電極が第2のノードに接続された第1のMOSトランジスタと、ゲート電極が第3のノードに接続され、第1電極が前記第2のノードに接続され、第2電極が第4のノードに接続され、基板がフローティング状態である第5のノードに接続された第2のMOSトランジスタと、ゲート電極が第6のノードに接続され、第1電極が前記第3のノードに接続され、第2電極が前記第4のノードに接続され、基板が前記第5のノードに接続された第3のMOSトランジスタと、ゲート電極が前記第6のノードに接続され、第1電極が前記第3のノードに接続され、第2電極が第2の電源に接続された第4のMOSトランジスタと、入力端子が前記第4のノードに接続され、出力端子が前記第6のノードに接続されたインバータとを有することを特徴とする出力回路。

IPC (4件)：

H03K 19/0175 ,  H01L 21/8238 ,  H01L 27/092 ,  H03K 19/0948

FI (5件)：

H03K 19/00 101 F ,  H01L 27/08 321 L ,  H03K 19/00 101 K ,  H03K 19/00 101 S ,  H03K 19/094 B