特許
J-GLOBAL ID：200903031295114477
演算増幅器の制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平5-251767
公開番号（公開出願番号）：特開平7-106968
出願日： 1993年10月07日
公開日（公表日）： 1995年04月21日
要約：
【要約】【目的】 本発明は、入力電圧に対するAD変換精度を向上できる演算増幅器の制御回路を提供することを目的とする。【構成】 本発明によれば、演算増幅器(1)の電源電圧をVddから(Vdd+α)へ昇圧し、演算増幅器(1)の最大出力電圧をADコンバータ(4)の電源電圧に制限する様に構成した為、演算増幅器(1)の入力電圧に対するAD変換精度を向上できる。
請求項（抜粋）：
一方の入力端子に入力抵抗が接続されると共に前記一方の入力端子及び出力端子の間に帰還抵抗が接続され、他方の入力端子に印加された入力電圧に対して前記入力抵抗及び前記帰還抵抗の比の利得を有する出力電圧を発生する演算増幅器と、前記演算増幅器の電源電圧を昇圧する昇圧回路と、前記演算増幅器の出力電圧を信号処理する信号処理回路と、前記演算増幅器の出力電圧を前記信号処理回路の電源電圧に制限する制限回路と、を備えたことを特徴とする演算増幅器の制御回路。
IPC (2件)：
前のページに戻る
