特許
J-GLOBAL ID：200903031318960249
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-109409
公開番号（公開出願番号）：特開平6-012896
出願日： 1992年04月28日
公開日（公表日）： 1994年01月21日
要約：
【要約】【目的】LSI試験装置を用いてダイナミックRAMの良品を選別する際に、初期デジット不良品の抽出を容易にするための回路を内蔵するダイナミックRAMを提供する。【構成】テストモード発生回路7の出力信号であるテストモード信号HVST,AGEING,AGEGNDを用いて、メモリセルのビット線対極及びメモリセル対極にそれぞれ内部の高位電源電位の1/2レベルを供給する1/2電位発生回路9を制御し、ビット線対極及びメモリセル対極をフローティングにすることによってビット線不良のダイナミックRAMの抽出を容易にすることができる。
請求項（抜粋）：
メモリセル及びダミーセルを有する2組のビット線対極を有し、前記メモリセルのメモリ容量に基準電位を与える電極と、前記ビット線対極に内部電源電位の1/2のレベルを印加するための1/2電位発生回路と、前記1/2電位発生回路にテストモード信号を供給するテストモード発生回路とを有する半導体記憶装置において、メモリセル対極及び前記ビット線対極への1/2電位レベルの供給を第1,第2及び第3のテストモード信号により停止させる手段を有することを特徴とする半導体記憶装置。
IPC (3件)：
G11C 29/00 303
, G11C 11/401
, H01L 27/108
G11C 11/34 371 B
, H01L 27/10 325 U
