特許

J-GLOBAL ID：200903031330779754

半導体装置およびその製造方法

発明者： 矢島 明 ,  今須 誠士 ,  阿部 宏美 ,  伊東 修
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2002-380697
公開番号（公開出願番号）：特開2004-214345
出願日： 2002年12月27日
公開日（公表日）： 2004年07月29日
要約：

【課題】半田搭載時のぬれ性や半田搭載後のシェア強度の向上を図る。また、製造コストを低減する。【解決手段】第3層配線M3上に、パッシベーション膜41およびポリイミド樹脂膜43を形成し、さらに、この上部に、第1パッド部PAD1から第2パッド部PAD2まで延在する再配線49を形成し、この再配線の第2パッド部PAD2上にレジスト膜R2を形成し、例えば、酸素を含むプラズマ雰囲気下で再配線49の露出表面を不動体化する等して再配線49の表面に不活性層(49c、49d)を形成し、レジスト膜R2を除去した後、第2パッド部PAD2上に、Au膜および半田バンプ電極を形成する。このように第2パッド部PAD2を清浄に保つことにより、半田搭載時のぬれ性や半田搭載後のシェア強度が向上する。また、ポリイミド樹脂膜を一層とし、製造コストを低減できる。【選択図】 図10

請求項（抜粋）：

(a)半導体基板上に第1導電性膜を形成する工程と、 (b)前記第1導電性膜の第1領域上にマスク膜を形成する工程と、 (c)前記(b)工程の後、前記第1導電性膜の表面を不活性化処理することにより前記第1導電性膜の表面および側面であって、前記第1領域以外の第2領域上に前記第1導電性膜の変質層を形成する工程と、 (d)前記マスク膜を除去し、前記第1領域上に第2導電性膜よりなるバンプ電極を形成する工程と、 を有することを特徴とする半導体装置の製造方法。

IPC (1件)：

H01L21/60

FI (1件)：

H01L21/92 604M