計算機システム

発明者：
出願人/特許権者：
代理人 (1件)：富田和子
公報種別：公開公報
出願番号（国際出願番号）：特願平5-056102
公開番号（公開出願番号）：特開平6-266553
出願日： 1993年03月16日
公開日（公表日）： 1994年09月22日
要約：

【要約】【目的】RISC型プロセッサで、CISC型命令をサポ-トする。【構成】変換テ-ブル2は、CPU1がサポ-トしていない命令コ-ドと、前記プロセッサがサポ-トする命令コ-ドの列であって、前記CPU1がサポ-トしていない命令コ-ドと等価な機能を果たす命令コ-ドの列との対応を記憶する。メモリ7より直接もしくは命令キャッシュ4を介して、CPUに供給された命令コ-ドが、CPUがサポ-トしていない命令コ-ドであった場合、コントロ-ラ5は、前記メモリ7より供給された命令コ-ドに代えて、当該命令コ-ドに対応して前記変換テ-ブルに記憶されている命令コ-ドの列を構成する各命令コ-ドをCPU1に順次供給する。

請求項（抜粋）：

プロセッサと、プロセッサに供給する命令を格納したメモリとを備えた計算機システムであって、前記プロセッサがサポ-トしていない命令コ-ドに対応させて、前記プロセッサがサポ-トする命令コ-ドの列であって、前記プロセッサがサポ-トしていない命令コ-ドと等価な機能を果たす命令コ-ドの列を記憶した変換テ-ブルと、前記メモリより前記プロセッサに供給された命令コ-ドが、前記プロセッサがサポ-トしていない命令コ-ドであった場合に、前記メモリより供給された命令コ-ドに代えて、当該命令コ-ドに対応して前記変換テ-ブルに記憶されている命令コ-ドの列を構成する各命令コ-ドを前記プロセッサに順次供給する制御手段とを有することを特徴とする計算機システム。

前のページに戻る