特許

J-GLOBAL ID：200903031376880549

半導体装置

発明者： 印部 貴之
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-258342
公開番号（公開出願番号）：特開2000-091534
出願日： 1998年09月11日
公開日（公表日）： 2000年03月31日
要約：

【要約】【課題】 記憶領域とその記憶領域に隣接する周辺回路領域との段差が少なくかつ高速動作が可能な半導体装置を提供する。【解決手段】 情報を記憶するためのメモリセル領域90と、メモリセル領域90に隣接するように設けられた周辺領域80とを備える。半導体装置は、半導体基板1と、メモリセル領域90内に設けられたトランジスタ20bおよび20cとキャパシタ47および48と、周辺領域80内でシリコン基板1の表面上に形成されたシリコン酸化膜2と、シリコン酸化膜2上に形成されたSOI層4と、SOI層4の上に形成されたトランジスタ12とを備える。

請求項（抜粋）：

情報を記憶するための記憶領域と、前記記憶領域に隣接するように設けられた周辺回路領域とを備えた半導体装置であって、主表面を有する半導体基板と、前記記憶領域内で前記半導体基板の主表面上に形成された第1の素子群と、前記周辺回路領域内で前記半導体基板の主表面上に形成された絶縁層と、前記絶縁層の上に形成された半導体層と、前記半導体層の上に形成された第2の素子群とを備えた半導体装置。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/762 ,  H01L 29/786

FI (5件)：

H01L 27/10 681 F ,  H01L 21/76 D ,  H01L 27/10 621 C ,  H01L 27/10 681 D ,  H01L 29/78 613 B

Fターム (42件)：

5F032AA13 ,  5F032BA03 ,  5F032BA06 ,  5F032BA08 ,  5F032BB06 ,  5F032CA03 ,  5F032CA17 ,  5F032DA24 ,  5F032DA28 ,  5F032DA30 ,  5F032DA60 ,  5F032DA78 ,  5F083AD21 ,  5F083AD24 ,  5F083AD42 ,  5F083AD48 ,  5F083AD49 ,  5F083HA02 ,  5F083JA14 ,  5F083JA19 ,  5F083JA35 ,  5F083JA38 ,  5F083JA53 ,  5F083LA10 ,  5F083MA06 ,  5F083MA16 ,  5F083MA18 ,  5F083MA19 ,  5F083MA20 ,  5F083NA08 ,  5F083PR06 ,  5F083PR33 ,  5F083PR36 ,  5F083PR43 ,  5F083PR44 ,  5F083PR45 ,  5F083PR53 ,  5F083PR54 ,  5F083PR55 ,  5F083PR56 ,  5F083ZA06 ,  5F083ZA12