特許

J-GLOBAL ID：200903031397780072

半導体実装装置およびその製造方法

発明者： 瀬川 雅雄
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-299265
公開番号（公開出願番号）：特開平7-153796
出願日： 1993年11月30日
公開日（公表日）： 1995年06月16日
要約：

【要約】【目 的】 接合温度が低く、かつ簡単に接続できる半導体接続装置およびその実装方法を提供する。【構 成】 ICチップ11上の電極パッド12に、金ボールバンプ13をワイヤボンディング法により形成する。次に、絶縁基板14上にバンプ13の形成されたICチップ11を接合する。この時、絶縁基板14に固着された電極15は厚さ35μmの銅箔をエッチングして形成するが、バンプ13の接続される電極15に接続孔16を同時に形成する。接続孔16は開口部に向けて漸次小径になるようにしてある。バンプ13の先端を接続孔16に挿入し、挿入されたバンプ13の先端部を加圧変形することで機械的な接続を得る。

請求項（抜粋）：

半導体素子の電極パッド上に形成したバンプと、絶縁基板上に固着した電極と、前記電極に形成され、開口部に向けて漸次口径の小さい接続孔とを備え、前記接続孔に前記バンプの一部を挿入したのち、前記バンプの形状を変形させたことにより、前記接続孔内に前記バンプを固定してなることを特徴とする半導体実装装置。