半導体集積回路

発明者： , ,
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-051330
公開番号（公開出願番号）：特開平9-245474
出願日： 1996年03月08日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】小容量から大容量まで自由に容量を可変でき、かつデータ転送速度を高速にでき、さらに回路のオーバーヘッドが少ないメモリマクロを実現すること。【解決手段】メモリマクロをアンプモジュール、バンクモジュール、電源等の機能モジュールの組み合わせで構成し、バンクモジュール内に独立して動作するロウ系回路とビット線方向に伸びる多数のI/O線を配置する構成とする。【効果】I/O線数を一定にしたままバンクモジュール数を増減できるので、データ転送速度の高速性を維持したまま、小容量から大容量まで自由に容量を可変できる。また、電源、アンプは共用できるのでオーバーヘッドが少ない。

請求項（抜粋）：

複数のビット線対と複数のワード線とそれらの交点に配置された複数のメモリセルとからなるメモリアレイと、前記複数のビット線対の各々のビット線対間に接続され、前記ビット線対の信号を増幅するセンスアンプと、前記複数のワード線を選択駆動するためのワードドライバと、前記複数のビット線対を複数の組に分割し、前記組の中の複数のビット線対の各々とカラムスイッチを介して共通に接続されるデータ入出力線対と、前記データ入出力線対と接続され、前記メモリアレイ上を前記ビット線対と同一方向に伸びるグローバルビット線対と、前記カラムスイッチを開閉し、前記組の中の複数のビット線対の中からビット線対を選択し、前記グローバルビット線対に接続するためのカラム選択信号を出力するカラムデコーダとを含む第1のモジュールを具備する半導体集積回路。

IPC (4件)：

G11C 11/401 , G11C 11/41 , H01L 21/8234 , H01L 27/06

FI (3件)：

G11C 11/34 362 B , G11C 11/34 301 E , H01L 27/06 102 A

引用特許：

審査官引用 (13件)

特開平2-246099
特開平4-147663
特開平2-246090

全件表示

前のページに戻る