特許
J-GLOBAL ID：200903031408758082
時間軸補正装置
発明者：
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平3-219782
公開番号（公開出願番号）：特開平5-062352
出願日： 1991年08月30日
公開日（公表日）： 1993年03月12日
要約：
【要約】【目的】付加データ中の誤りに対して、データエラーレートを改善した時間軸補正装置を提供する。【構成】付加データ中に誤りが発生した場合でも、フラグが誤り無しを示すか、またはアドレスと過去のアドレスから予測したアドレスとが一致するときにはデータブロックおよび誤り無しのフラグをライト制御回路18によりメモリ21へ書き込むことにより、この付加データに属するデータブロックを誤りのない有効なものとして使用する。
請求項（抜粋）：
供給される付加データと、この付加データ中の誤りを検出して誤り検出結果を出力する誤り検出手段と、前記付加データから得たアドレスを出力するアドレス抽出手段と、アドレスを記憶し、過去に記憶したアドレスを出力するアドレス記憶手段と、過去に記憶したアドレスから現アドレスを予測した予測アドレスを出力するアドレス予測手段と、前記アドレス,前記付加データ中のデータブロックおよび前記誤り検出結果を記憶する記憶手段と、前記アドレスと予測アドレスとが一致するときデータブロックおよび誤り無しのフラグを前記記憶手段に書き込み、また誤り検出結果が誤り無しを示すとき予測アドレスにデータブロックおよび誤り無しのフラグを前記記憶手段に書き込むライト制御手段と、クロック信号により記憶手段の記憶している情報を読出すリード制御回路とを備えたことを特徴とする時間軸補正装置。
IPC (2件)：
G11B 20/10 321
, G11B 20/18
