特許

J-GLOBAL ID：200903031457235052

ページレイアウト回路

発明者： 荒木 潤一
出願人/特許権者： 日本電気オフィスシステム株式会社
代理人 (1件)： 岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平11-028208
公開番号（公開出願番号）：特開2000-225744
出願日： 1999年02月05日
公開日（公表日）： 2000年08月15日
要約：

【要約】【課題】 1枚の用紙に複数ページをレイアウトした際に、印刷ビットイメージデータと印刷ビットイメージデータの間の隙間が発生しないページレイアウト回路を提供する。【解決手段】 印刷データを印刷ビットイメージの形式で格納するページメモリ13と、ビットイメージデータを90度回転してページメモリ13に格納する第一の回転回路11と、ページメモリ13から読み出したビットイメージデータを前記回転とは逆に90度回転する第二の回転回路14とを備え、印刷ビットイメージをページメモリ13に格納する際に、ページメモリ13に格納するアドレス指定を1アドレスでデータバスのビット数分ごと位置指定を行うカラムアドレスではなく、1アドレスで1ドットの位置が可能なロウアドレスにて行う。

請求項（抜粋）：

印刷ビットイメージをページメモリに格納する際に、ページメモリに格納するアドレス指定を1アドレスで1ドットの位置が可能なロウアドレスにて行うことを特徴とするページレイアウト回路。

IPC (3件)：

B41J 21/00 ,  B41J 5/30 ,  G06F 3/12

FI (3件)：

B41J 21/00 A ,  B41J 5/30 F ,  G06F 3/12 B

Fターム (14件)：

2C087AB01 ,  2C087BA02 ,  2C087BA03 ,  2C087BC01 ,  2C087BD22 ,  2C087CA05 ,  5B021CC08 ,  5B021DD07 ,  5B021DD10 ,  5B021DD20 ,  5B021LB06 ,  5B021LB07 ,  5B021PP04 ,  5B021PP06

引用特許：

出願人引用 (1件)

• 特開平4-140163
  

審査官引用 (1件)

• 特開平4-140163