特許
J-GLOBAL ID：200903031472404677
薄膜トランジスタ、その製造方法及び液晶表示装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平8-237490
公開番号（公開出願番号）：特開平10-084115
出願日： 1996年09月09日
公開日（公表日）： 1998年03月31日
要約：
【要約】【課題】ゲート電極の上方に動作半導体層が形成された構造を有する薄膜トランジスタマトリクス装置の製造方法に関し、同一基板内での薄膜トランジスタのゲート電極とソース電極及びドレイン電極との重なり面積のバラツキを低減し、そのバラツキに基づくG-S間の寄生容量のバラツキを低減する。【解決手段】ゲート電極22をマスクとして透明基板21の裏面から感光性膜を露光し、現像して、ゲート電極22上の絶縁膜24の上に感光性膜25aを残す工程と、導電膜27,28を形成した後、リフトオフにより感光性膜25a上の導電膜27,28を除去し、さらにパターニングしてゲート電極22の両側にソース電極30aとドレイン電極30bを形成する工程と、ソース電極30a上及びドレイン電極30b上に少なくとも一部がかかるようにソース電極30aとドレイン電極30b間に動作半導体層を形成する工程とを有する。
請求項（抜粋）：
透明基板上に複数の薄膜トランジスタがマトリクス状に配置された構造を有する薄膜トランジスタの製造方法において、前記透明基板上にゲート電極を形成する工程と、前記ゲート電極を被覆して前記透明基板上に前記絶縁膜を形成する工程と、前記絶縁膜上に感光性膜を形成する工程と、前記ゲート電極をマスクとして前記透明基板の裏面から前記感光性膜を露光した後、現像し、前記ゲート電極上の前記絶縁膜の上に前記感光性膜を残す工程と、前記感光性膜上及び前記絶縁膜上に導電膜を形成する工程と、前記感光性膜を除去することにより該感光性膜上の導電膜を除去する工程と、前記導電膜をパターニングし、前記ゲート電極の両側にソース電極とドレイン電極を形成する工程と、前記ソース電極上、ドレイン電極上、及び前記絶縁膜上に半導体層を形成する工程と、前記半導体層をパターニングし、前記ソース電極及び前記ドレイン電極の上に少なくとも一部がかかるように前記ソース電極と前記ドレイン電極の間に動作半導体層を形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。
IPC (4件)：
H01L 29/786
, H01L 21/336
, G02F 1/136 500
, G09F 9/35
H01L 29/78 616 N
, G02F 1/136 500
, G09F 9/35
