特許

J-GLOBAL ID：200903031477016586

半導体集積回路及びその製造方法並びにその製造装置

発明者： 望月 康弘 ,  岡田 亘右
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-347538
公開番号（公開出願番号）：特開平11-186258
出願日： 1997年12月17日
公開日（公表日）： 1999年07月09日
要約：

【要約】【課題】VLSIの多層配線用層間絶縁膜において、配線パターンの配線間の溝部の容量を低減するため低誘電率でかつ高信頼性,高生産性の膜で充填し、半導体素子の動作速度の高速化を可能とする。【解決手段】層間絶縁膜を(1)緻密性高品位シリコン酸化膜(SiO2 )41、(2)多孔質シリコン酸化膜43、(3)緻密性高品位シリコン酸化膜(SiO2 )43の3層膜の構造とする。高密度プラズマCVDおよびプラズマエッチングのプロセス条件を変更するのみで連続成膜が可能であり、CMP(超精密化学的機械的研磨)を適用して平坦化できる。

請求項（抜粋）：

半導体集積回路の多層配線用層間絶縁膜において、配線パターンの配線間の溝部をシリコン酸化膜を主成分とする多孔質層により埋込みしたことを特徴とする半導体集積回路。

IPC (2件)：

H01L 21/316 ,  H01L 21/768

FI (2件)：

H01L 21/316 X ,  H01L 21/90 K