特許

J-GLOBAL ID：200903031486175760

MIS型電界効果トランジスタおよびその製造方法

発明者： 奥田 寧
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-345179
公開番号（公開出願番号）：特開平11-177082
出願日： 1997年12月15日
公開日（公表日）： 1999年07月02日
要約：

【要約】【課題】 チャネル領域への電荷蓄積による寄生バイポーラ動作を防止し、ノイズ耐性を良好とする。【解決手段】 チャネル領域4,8の下にエネルギーバンドギャップ幅と第2導電型不純物濃度の大きい炭化シリコン層3,7を形成することによって、パンチスルーの抑制と高駆動力を両立する。また、ドレイン接合付近で発生した過剰な第2導電型キャリアは、ワイドギャップ層を介してシリコン層2,6へ移動するので、寄生バイポーラ動作は回避される。さらに、ノイズによって半導体基板1中に第1導電型キャリアが誘起されても、エネルギー障壁に遮断されてノイズがチャネル領域まで伝達されない。

請求項（抜粋）：

第1導電型チャネルを有するMIS型電界効果トランジスタであって、半導体基板と、前記半導体基板の上面に配置された第2導電型の第1半導体層と、前記第1半導体層上に配置された第2導電型の第2半導体層と、前記第2半導体層上に配置されて前記第2半導体層を介して前記第1半導体層と対向する第3半導体層と、前記第3半導体層を半導体素子ごとに分割する素子分離領域とを備え、前記第3半導体層の一領域が、第1導電型チャネルとなる第2導電型半導体領域と、前記第2導電型半導体領域に隣接する第1導電型のソース領域と、前記第2導電型半導体領域に隣接して前記第2導電型半導体領域によって前記ソース領域と隔てられた第1導電型のドレイン領域とから構成され、さらに前記第2導電型半導体領域上に配置されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記第2導電型半導体領域と対向するように配置されたゲート電極とを備え、前記第2半導体層のエネルギーバンドギャップ幅が、前記第1半導体層と前記第3半導体層のいずれのエネルギーバンドギャップ幅よりも大きく、第2導電型キャリアは前記第2半導体層を介して前記第1半導体層と前記第3半導体層の間を容易に移動することが可能である一方、第1導電型キャリアは前記第2半導体層のエネルギー障壁に遮断されることによって前記第1半導体層と前記第3半導体層の間を移動することが困難であることを特徴とするMIS型電界効果トランジスタ。