特許

J-GLOBAL ID：200903031490557170

被膜の処理方法およびこの方法を用いた半導体素子の製造方法

発明者： 藤井 恭 ,  飯田 啓之 ,  佐藤 功 ,  脇屋 和正 ,  横井 滋
出願人/特許権者： 東京応化工業株式会社
代理人 (1件)： 小山 有
公報種別：公開公報
出願番号（国際出願番号）：特願2001-133785
公開番号（公開出願番号）：特開2002-329782
出願日： 2001年05月01日
公開日（公表日）： 2002年11月15日
要約：

【要約】【課題】 レジストパターンをウェット剥離する際にシリカ被膜(層間絶縁膜)が損傷を受けにくくなる被膜の処理方法を提供する。【解決手段】 基板上に形成された低誘電率のシリカ系被膜をレジストパターンを介してエッチング処理した後、ヘリウムガスから誘導されるプラズマにより、前記エッチング処理後のシリカ系被膜を処理する。これにより、後工程のレジストパターンのウェット剥離処理の際に、シリカ系被膜が損傷することがなく、低い誘電率を維持することができる。

請求項（抜粋）：

基板上に誘電率2.7以下のシリカ系被膜を形成し、このシリカ系被膜をホトレジストパターンを介してエッチング処理した後、ヘリウムガスから誘導されるプラズマにより前記エッチング処理後のシリカ系被膜を処理し、この後前記ホトレジストパターンをウェット剥離処理することを特徴とする被膜の処理方法。

IPC (3件)：

H01L 21/768 ,  H01L 21/3065 ,  H01L 21/316

FI (4件)：

H01L 21/316 G ,  H01L 21/90 P ,  H01L 21/90 V ,  H01L 21/302 H

Fターム (39件)：

5F004AA08 ,  5F004DA22 ,  5F004DB03 ,  5F004EA10 ,  5F004EB01 ,  5F004FA08 ,  5F033HH11 ,  5F033JJ01 ,  5F033JJ13 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033MM10 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ00 ,  5F033QQ09 ,  5F033QQ19 ,  5F033RR09 ,  5F033RR25 ,  5F033SS21 ,  5F033SS22 ,  5F033WW09 ,  5F033XX04 ,  5F033XX18 ,  5F033XX24 ,  5F058BB05 ,  5F058BB06 ,  5F058BB07 ,  5F058BC07 ,  5F058BF41 ,  5F058BF46 ,  5F058BF47 ,  5F058BH01 ,  5F058BH11 ,  5F058BH16 ,  5F058BJ02

引用特許：

審査官引用 (6件)

• ビアホール内の配線形成方法
  公報種別：公開公報   出願番号：特願平6-119061   出願人：川崎製鉄株式会社
• 多孔性シリカ
  公報種別：公開公報   出願番号：特願平11-300720   出願人：旭化成株式会社
• 多層配線の接続構造
  公報種別：公開公報   出願番号：特願平10-101066   出願人：三菱電機株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平11-165681   出願人：日本電気株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平10-104439   出願人：日本電気株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平9-237385   出願人：日本電気株式会社