特許
J-GLOBAL ID：200903031512714640
演算処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平3-332455
公開番号（公開出願番号）：特開平5-143197
出願日： 1991年11月21日
公開日（公表日）： 1993年06月11日
要約：
【要約】【目的】 マイクロプロセッサが動作不能となっている装置のみを選択的に再起動する。【構成】 マイクロプロセッサダウン検出回路4はマイクロプロセッサ2の動作不能を検出すると、装置間インタフェース100 内の装置間インタフェース内リセット信号111 をリセット指示信号112 としてオア回路8に送出する。オア回路8はマイクロプロセッサダウン検出回路4からのリセット指示信号112 を装置内リセット信号113 としてマイクロプロセッサ2とインタフェースコントローラ3と演算処理回路6,7とに夫々出力し、マイクロプロセッサ2とインタフェースコントローラ3と演算処理回路6,7とを夫々起動する。
請求項（抜粋）：
装置のリセット操作および外部からのリセット信号に応答して起動されるマイクロプロセッサを有する演算処理装置であって、前記マイクロプロセッサにおける障害の発生を検出する検出手段と、前記検出手段の検出結果に応じて前記リセット信号の有効無効を決定する手段とを設けたことを特徴とする演算処理装置。
IPC (4件)：
G06F 1/24
, G06F 11/14 310
, G06F 11/28 310
, G06F 15/78 510
G06F 1/00 350 B
, G06F 1/00 350 A
