特許

J-GLOBAL ID：200903031537742168

半導体装置及びその製造方法

発明者： 松本 晋 ,  上田 聡
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-296856
公開番号（公開出願番号）：特開2003-100755
出願日： 2001年09月27日
公開日（公表日）： 2003年04月04日
要約：

【要約】【課題】 弗素を含んだ低誘電率絶縁膜を用い、且つ、エレクトロマイグレーション耐性の向上が図れる半導体装置及びその製造方法を提供する。【解決手段】 半導体基板101と、該半導体基板101の上に形成された配線層の下地層となる絶縁膜102と、該絶縁膜102の上に形成されたAlCu膜からなる下層配線103とを備えている。下層配線103及び絶縁膜102上には、SiリッチSiO2膜104Aと、弗素を含んだSiO2(FSG)膜104Bと、プラズマSiO2膜104Cと、プラズマSiON膜104Dとが順次形成されており、これらの4層膜により第1の層間絶縁膜104が構成されている。従って、下層配線103とFSG膜104Bとの間に形成されているSiリッチSiO2膜104Aによって、FSG膜104Bから下層配線103への弗素の拡散が防止される。

請求項（抜粋）：

基板の下地絶縁膜の上に設けられた少なくともアルミニウム合金膜を含む配線と、前記下地絶縁膜及び前記配線を覆う弗素を含む弗素含有酸化膜とを有する半導体装置において、前記配線と前記弗素含有酸化膜との間に、前記弗素の拡散を防止するための拡散防止絶縁膜が形成されていることを特徴とする半導体装置。

IPC (2件)：

H01L 21/3205 ,  H01L 21/768

FI (2件)：

H01L 21/88 N ,  H01L 21/90 K

Fターム (51件)：

5F033HH09 ,  5F033HH10 ,  5F033HH17 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK09 ,  5F033KK10 ,  5F033KK17 ,  5F033KK18 ,  5F033KK33 ,  5F033MM01 ,  5F033MM05 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ14 ,  5F033QQ16 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ69 ,  5F033QQ73 ,  5F033QQ78 ,  5F033QQ92 ,  5F033QQ94 ,  5F033RR04 ,  5F033RR05 ,  5F033RR06 ,  5F033RR08 ,  5F033RR11 ,  5F033RR20 ,  5F033SS01 ,  5F033SS02 ,  5F033SS04 ,  5F033SS15 ,  5F033SS19 ,  5F033SS26 ,  5F033TT02 ,  5F033TT08 ,  5F033XX05 ,  5F033XX24 ,  5F033XX28