表示装置およびその駆動方法

発明者：
出願人/特許権者：
代理人 (1件)：吉武賢次 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-269300
公開番号（公開出願番号）：特開2002-156953
出願日： 2001年09月05日
公開日（公表日）： 2002年05月31日
要約：

【要約】【課題】消費電力を低減でき、かつ小型化が可能な液晶表示装置を提供する。【解決手段】液晶表示装置は、画素アレイ部1と、アドレスデコーダ2,3と、表示メモリ(VRAM)4と、VRAMコントローラ5とを備えており、システムバスL1を介してCPU6および周辺回路7と信号の送受を行う。画素アレイ部1は、複数の1ビットメモリで各画素を構成した面積階調画素構造になっている。画素アレイ部1全体を複数の画素からなる画素ブロックに区分けし、ブロック単位で1ビットメモリの書き換えを行う。1ビットメモリは二重ワード線構造になっている。

請求項（抜粋）：

マトリクス状に配置された複数の表示画素と、この表示画素の行方向に沿って配置される複数本の走査線と、この表示画素の列方向に沿って配置されるデータ線と、前記データ線にデータ信号を供給するデータ線駆動回路と、前記走査線に走査信号を供給する走査線駆動回路と、前記データ線駆動回路および前記走査線駆動回路を制御する制御部と、を備えた表示装置において、前記表示画素は、前記走査信号に応答して対応する前記データ信号をサンプリングするサンプリング部と、このサンプリング部によってサンプリングされた対応データを保持するメモリ部と、前記対応データに基づいて所定の表示を行なう表示部とを含み、前記制御部は、行列方向にそれぞれ2以上の前記表示画素からなる仮想ブロックに区分し、前記仮想ブロック内の各前記表示画素の前記対応データが変更される場合、前記仮想ブロック内の各前記表示画素が前記対応データに基づく表示を行うように、前記仮想ブロック内の各前記表示画素に対応する前記走査線への選択的な前記走査信号の供給を前記走査線駆動回路に対して指示し、前記仮想ブロック内の各前記表示画素の前記対応データが変更されない場合、前記仮想ブロック内の各前記表示画素が対応する前記メモリ部に保持される対応データに基づいて表示を行うように、前記仮想ブロック内の各前記表示画素に対応する前記走査線への選択的な前記走査信号の供給禁止を前記走査線駆動回路に対して指示すると共に、前記仮想ブロック内の各前記表示画素に対応する前記データ線への前記対応データの供給の禁止を指示することを特徴とする表示装置。

IPC (10件)：

G09G 3/36 , G02F 1/133 525 , G02F 1/133 550 , G09G 3/20 611 , G09G 3/20 621 , G09G 3/20 , G09G 3/20 624 , G09G 3/20 631 , G09G 3/20 680 , G09G 3/30

FI (11件)：

G09G 3/36 , G02F 1/133 525 , G02F 1/133 550 , G09G 3/20 611 A , G09G 3/20 621 B , G09G 3/20 621 D , G09G 3/20 621 M , G09G 3/20 624 B , G09G 3/20 631 H , G09G 3/20 680 G , G09G 3/30 H

Fターム (46件)：

2H093NA16 , 2H093NA31 , 2H093NA51 , 2H093NC13 , 2H093NC22 , 2H093NC23 , 2H093NC26 , 2H093NC28 , 2H093NC50 , 2H093ND12 , 2H093ND39 , 2H093ND49 , 5C006AA01 , 5C006AA12 , 5C006AA14 , 5C006AA22 , 5C006AC26 , 5C006AF03 , 5C006AF04 , 5C006AF13 , 5C006AF44 , 5C006AF69 , 5C006BB16 , 5C006BC03 , 5C006BC06 , 5C006BC12 , 5C006BC20 , 5C006BF02 , 5C006BF09 , 5C006BF11 , 5C006BF24 , 5C006BF25 , 5C006BF46 , 5C006EB05 , 5C006FA47 , 5C080AA10 , 5C080BB05 , 5C080CC03 , 5C080DD26 , 5C080EE29 , 5C080EE30 , 5C080FF11 , 5C080JJ02 , 5C080JJ03 , 5C080JJ04 , 5C080JJ05

前のページに戻る