特許

J-GLOBAL ID：200903031559382890

故障検出回路

発明者： 田中 和人 ,  高野 茂 ,  笠原 光弘 ,  三輪 哲司 ,  益盛 忠行 ,  石川 雄一
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-299577
公開番号（公開出願番号）：特開平7-151830
出願日： 1993年11月30日
公開日（公表日）： 1995年06月16日
要約：

【要約】【目的】 本発明は,高集積化LSIを基板上で実装検査を行うための故障検出回路に関するもので,LSIを基板上に実装した状態で,故障検出を容易に行うことを目的としている。【構成】 基板上に実装されたLSIの実装における故障を検出する回路であって,テストランド4から入力ピン2に入力されたテスト信号3と,論理回路5からの通常動作出力6とを動作モード7によって切り替える。これにより,出力セレクタ回路8からテスト出力が直接出力ピン9に出力され,出力ピン9に接続されたテストランド11における信号を検出することによって,実装によって生じる故障を容易に検出することを可能とする。しかも,比較的短いパターンのテスト信号で故障検出を容易に行うことが可能となる。

請求項（抜粋）：

基板実装されたLSIの実装における故障を検出する回路であって,基板実装されたLSIの入力ピンにテスト信号を入力する第1のテストランドと,前記LSI内部において前記テスト信号と前記LSI内部の論理回路から出力される通常動作出力とを動作モードによって切り替える出力セレクタ回路と,前記LSIの出力ピンから出力される前記出力セレクタ回路の出力信号を検出するための第2のテストランドを備え,LSIの入力ピンと出力ピンの実装における故障を検出することを特徴とした故障検出回路。

IPC (2件)：

G01R 31/28 ,  H01L 21/66