特許
J-GLOBAL ID：200903031561640090
障害監視回路
発明者：
出願人/特許権者：
代理人 (1件)：
山内 梅雄
公報種別：公開公報
出願番号（国際出願番号）：特願平3-314364
公開番号（公開出願番号）：特開平5-151105
出願日： 1991年11月28日
公開日（公表日）： 1993年06月18日
要約：
【要約】【目的】 プロセッサおよび記憶装置の障害を監視する障害監視回路の提供。【構成】 障害監視回路1は、マイクロプロセッサ3と、EEPROM5との障害を監視できる。障害監視回路1は、デコーダ11と、ウォッチドッグ・タイマ12と、EEPROM監視手段13とで構成される。デコーダ11は、マイクロプロセッサ3から周期的に発生する監視用アドレスをデコードする。ウォッチドッグ・タイマ12は、デコーダ11の出力を監視し、監視用アドレスの間隔が一定の時間間隔に達したときに警報を発する。EEPROM監視手段13は、監視モードのときには、デコーダ11の出力から監視用アドレスを形成し、これによりEEPROM5の監視対象の全データを合計して、EEPROM5から読み出したサムチェックデータを基に監視し、かつ更新モードのときには、書込データの合計値をもってEEPROMのサムチェックデータを更新する。
請求項（抜粋）：
プロセッサと、記憶装置の障害を監視できる障害監視回路であって、前記プロセッサから周期的に発生する監視用アドレスをデコードするデコーダと、前記デコーダの出力を監視し、周期的に発生する監視用アドレスの間隔が一定の時間間隔に達したときに警報を発するウォッチドッグ・タイマと、前記プロセッサからの制御信号により監視モードのときには、デコーダの出力から監視用アドレスを形成し、これにより前記記憶装置の監視対象の全データを合計して、記憶装置から読み出したサムチェックデータを基に監視し、かつ前記プロセッサからの制御信号により更新モードのときには、書込データの合計値をもって記憶装置のサムチェックデータを更新する記憶装置監視手段とを備えたことを特徴とする障害監視回路。
IPC (4件)：
G06F 12/16 330
, G06F 11/00 350
, G06F 11/10 310
, G06F 11/30 305
