特許

J-GLOBAL ID：200903031571259255

半導体リレー

発明者： 馬場 晃
出願人/特許権者： 矢崎総業株式会社
代理人 (1件)： 小林 保 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-084460
公開番号（公開出願番号）：特開2000-244291
出願日： 1999年02月21日
公開日（公表日）： 2000年09月08日
要約：

【要約】 (修正有)【課題】 従来回路部に何等の変更を加えずにメカニカルリレーに替えて使用可能にした半導体リレーを提供する。【解決手段】 セラミック基板27上にチップ30と、パッケージ20とを備え、チップ上には、2つの入力側端子と、電源および負荷にそれぞれ接続される2つの出力側端子と、出力側端子間の電源供給ラインの電流を制御するメインFETと、FETと同じ電圧特性を有し数の少ないリファレンスFETとリファレンス抵抗からなる直列回路で、電源供給ラインに並列に接続したリファレンス回路と、メインFETのドレイン・ソース間電圧AとリファレンスFETのドレイン・ソース間電圧Bとの差と所定の過電流判定値Cとを比較して過電流であるか否かを判別する比較回路と、検出信号に応じた制御信号でメインFETをオン、オフさせる駆動回路とを備え、4本のピン21〜24をパッケージ20から突出させる。

請求項（抜粋）：

基板上に配置した1個のチップと、該チップおよび前記基板を収容するパッケージとを備え、前記チップ上には、2つの入力側端子と、電源および負荷にそれぞれ接続される2つの出力側端子と、該2つの出力側端子間の電源供給ラインに流れる電流を制御信号に応じて制御するメインFETと、該FETと同じ電圧特性を有しかつ該FETよりトランジスタ数の少ないリファレンスFETとリファレンス抵抗からなる直列回路で、前記電源供給ラインに並列に接続したリファレンス回路と、前記メインFETのドレイン・ソース間電圧Aと前記リファレンスFETのドレイン・ソース間電圧Bとの差(A-B)と所定の過電流判定値Cとを比較して前記電流が過電流であるか否かを判別し、該判別結果に応じた検出信号を出力する比較回路と、その検出信号に応じた制御信号で前記メインFETをオン、オフさせる駆動回路とを有する電源供給回路が設けられ、そして、前記4つの端子にそれぞれ接続された4本のピンを前記パッケージから突出させたことを特徴とする半導体リレー。

IPC (2件)：

H03K 17/00 ,  H03K 17/08

FI (3件)：

H03K 17/00 A ,  H03K 17/00 B ,  H03K 17/08 C

Fターム (39件)：

5J055AX32 ,  5J055AX42 ,  5J055AX62 ,  5J055BX16 ,  5J055CX22 ,  5J055CX28 ,  5J055DX13 ,  5J055DX22 ,  5J055DX53 ,  5J055DX54 ,  5J055DX73 ,  5J055DX83 ,  5J055EX01 ,  5J055EX02 ,  5J055EX04 ,  5J055EX06 ,  5J055EX10 ,  5J055EX11 ,  5J055EX23 ,  5J055EX34 ,  5J055EY01 ,  5J055EY03 ,  5J055EY12 ,  5J055EY13 ,  5J055EY17 ,  5J055EZ01 ,  5J055EZ07 ,  5J055EZ10 ,  5J055EZ41 ,  5J055EZ43 ,  5J055EZ55 ,  5J055EZ57 ,  5J055FX04 ,  5J055FX05 ,  5J055FX07 ,  5J055FX18 ,  5J055FX38 ,  5J055GX01 ,  5J055GX09