特許
J-GLOBAL ID:200903031572396027

縦型MOS半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 西野 卓嗣
公報種別:公開公報
出願番号(国際出願番号):特願平5-127352
公開番号(公開出願番号):特開平6-338616
出願日: 1993年05月28日
公開日(公表日): 1994年12月06日
要約:
【要約】【目的】 ソース・ドレイン間の耐圧の劣化を招くことなく、パワーMOSFETのON抵抗を低減させることのできる縦型MOS半導体装置及びその製造方法を提供する。【構成】 一導電型のドレイン領域2に規則的に配列された反対導電型のボディ領域6と、該ボディ領域6内に配置された一導電型のソース領域5と、該ソース領域5と前記ドレイン領域2間にチャネルを形成するゲート電極8とを備えた縦型MOS半導体装置において、前記規則的に配列された相隣接するボディ領域6間のπ部分10に前記一導電型の高濃度領域を第1の段13と第2の段14の2段備えた。
請求項(抜粋):
一導電型のドレイン領域に規則的に配列された反対導電型のボディ領域と、該ボディ領域内に配置された一導電型のソース領域と、該ソース領域と前記ドレイン領域間にチャネルを形成するゲート電極とを備えた縦型MOS半導体装置において、前記規則的に配列された相隣接するボディ領域間のπ部分に前記一導電型の高濃度領域を第1の段と第2の段の2段備えたことを特徴とする縦型MOS半導体装置。

前のページに戻る