特許
J-GLOBAL ID：200903031581938312
MOS型電界効果トランジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平5-136303
公開番号（公開出願番号）：特開平6-349852
出願日： 1993年06月08日
公開日（公表日）： 1994年12月22日
要約：
【要約】【目的】LDD構造のMOSFETにおいて、ドレイン静電気の入ったときに、ドレインの低不純物濃度領域に電流が流れて接合破壊が生ずるのを防止して静電破壊耐量を向上させる。【構成】ドレイン電極の接触する高不純物濃度のドレイン領域に接するベース層領域を高不純物濃度にしてその間の耐圧を下げ、静電気がドレインに入ったときにソースへは流れず、ベース層へ流れるようにして静電気破壊耐量を高める。あるいは、ドレイン領域をソース領域の外側にして半導体素体の外周に露出するベース層領域と対向する周辺長を、ドレイン・ソース対向周辺長より長くし、静電気による電流がその方へ多く流れるようにして静電気破壊耐量を高める。
請求項（抜粋）：
第一導電形のベース層の表面層にゲート電極直下のチャネル領域をはさんで電極の接触する高不純物濃度の第一領域とケース電極の直下に延びる低不純物濃度領域の第二領域とからなるLDD構造のソース・ドレイン層が設けられるものにおいて、一方のソース・ドレイン層の第一領域とベース層との間に形成される平面型接合の耐圧がドレイン・ソース間耐圧より低く、このソース・ドレイン層がドレインとして使用されることを特徴とするMOS型電界効果トランジスタ。
IPC (2件)：
H01L 21/336
, H01L 29/784
