特許

J-GLOBAL ID：200903031584854055

関数発生回路

発明者： 齋藤 芳広 ,  井上 覚司
出願人/特許権者： 富士通株式会社
代理人 (1件)： 茂泉 修司
公報種別：公開公報
出願番号（国際出願番号）：特願平6-004447
公開番号（公開出願番号）：特開平7-212158
出願日： 1994年01月20日
公開日（公表日）： 1995年08月11日
要約：

【要約】【目的】 アナログ回路により構成され、非線型な伝達関数を発生する回路を実現する。【構成】 複数個の増幅回路を用いて互いに極性の異なる所望の折れ線関数により入力信号を増幅し且つこれらの折れ線関数が飽和領域で連続するようにしこれらの増幅回路の出力を加算することによって所望の非線型伝達関数を生成するか或いは一つの増幅回路により所望の折れ線関数を生成する。

請求項（抜粋）：

入力信号を所望の折れ線関数に増幅する第1の増幅回路(1)と、該入力信号を該第1の増幅回路(1)の折れ線関数とは逆極性で飽和領域で連続する所望の折れ線関数に増幅する第2の増幅回路(2)と、各増幅回路(1,2)の出力信号を加算する加算部(3)と、を備えたことを特徴とする関数発生回路。

IPC (3件)：

H03G 11/08 ,  H03F 3/68 ,  H03G 3/20