不揮発性半導体記憶装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-312018
公開番号（公開出願番号）：特開平8-167705
出願日： 1994年12月15日
公開日（公表日）： 1996年06月25日
要約：

【要約】【目的】この発明は、高耐圧領域における素子分離絶縁膜の膜厚が薄くなること及びメモリセルの信頼性の低下それぞれを防止する。【構成】シリコン基板11表面に、素子分離絶縁膜12a 〜12f を形成し、シリコン基板11表面に高耐圧領域11b のゲート絶縁膜となるシリコン酸化膜13を形成し、この酸化膜13、素子分離絶縁膜12a 〜12f の上に第1の多結晶シリコン膜14を堆積し、高耐圧領域11b 、低耐圧領域11c おける多結晶シリコン膜14の上に第1のレジストパターン15を形成し、レジストパターン15をマスクとして多結晶シリコン膜14をエッチングし、レジストパターン15を剥離した後、セル領域11a のシリコン酸化膜13を除去し、セル領域11a のシリコン基板11表面にセル領域11a のゲート絶縁膜となるオキシナイトライド膜16を形成する。従って、高耐圧領域における素子分離絶縁膜の膜厚が薄くなること及びメモリセルの信頼性の低下を防止できる。

請求項（抜粋）：

第1の電源電圧が印加される第1のMOS型トランジスタを形成する領域が分離される第1の素子分離絶縁膜と、前記第1の電源電圧より高い第2の電源電圧が印加される第2のMOS型トランジスタを形成する領域が分離される前記第1の素子分離絶縁膜の幅と同一の幅を有し前記第1の素子分離絶縁膜の厚さより厚い第2の素子分離絶縁膜と、を具備することを特徴とする不揮発性半導体記憶装置。

IPC (5件)：

H01L 27/115 , H01L 21/8247 , H01L 29/788 , H01L 29/792 , H01L 21/762

FI (3件)：

H01L 27/10 434 , H01L 29/78 371 , H01L 21/76 D

引用特許：

審査官引用 (5件)

特開平4-348072
特開平3-066171
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平5-132057 出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社

全件表示

前のページに戻る