特許
J-GLOBAL ID：200903031632745352
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山田 稔
公報種別：公開公報
出願番号（国際出願番号）：特願平7-293115
公開番号（公開出願番号）：特開平8-250707
出願日： 1995年11月10日
公開日（公表日）： 1996年09月27日
要約：
【要約】【課題】 サイリスタ半導体装置において、キャリア変換用の金属電極の形成を不要化し、微細電極形成の困難さと電極配線の2層構造を回避し、多数キャリア引抜き用のMOSFETの低オン抵抗化を実現する。【解決手段】 アノード電極1が裏面に設置された第1領域2上にバッファ層3aを介して第2領域3が形成され、この表面側にはウェル状第3領域4が形成されている。第3領域4の表面側中央部にウェル状第4領域15が、またウェル端に沿って第5領域16が形成され、第4領域15の表面側にウェル状第6領域17が形成されている。第5領域16及び第6領域17にはカソード電極18a,18bが導電接触している。第5領域16から第3領域4及び第2領域3の表面に亘ってnチャネル型の多数キャリア(電子)注入用のMOSFET12が設置され、第6領域17から第4領域16及び第3領域G4の表面に亘ってpチャネル型の多数キャリア(正孔)引抜き用のMOSFET23が設置されており、このMOSFET23は2重拡散型構造である。
請求項（抜粋）：
第1導電型の第1半導体領域,この上に形成された第2導電型の第2半導体領域,この第2半導体領域内にウェル状に形成された第1導電型の第3半導体領域,この第3半導体領域内の表面側にウェル状に形成された第2導電型の第4半導体領域,前記第3半導体領域内の表面側のウェル端側にウェル状に形成された第2導電型の第5半導体領域,前記第4半導体領域内の表面側にウェル状に形成された第1導電型の第6半導体領域,前記第3半導体領域及び前記第5半導体領域との2重拡散型構造を有し、前記第5半導体領域から前記第2半導体領域に対しその多数キャリアを注入する多数キャリア注入用第2導電型MISFET,並びにこの第2導電型MISFETとは独立に開閉可能であって、前記第4半導体領域及び前記第6半導体領域との2重拡散型構造を有し、前記第3半導体領域から前記第6半導体領域にその多数キャリアを引き抜く多数キャリア引き抜き用第1導電型MISFET,を備えて成ることを特徴とする半導体装置。
IPC (3件)：
H01L 29/74
, H01L 29/78
, H03K 17/567
H01L 29/74 N
, H01L 29/74 G
, H01L 29/78 655 E
, H03K 17/56 C
