特許
J-GLOBAL ID：200903031633056933
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-108195
公開番号（公開出願番号）：特開平11-307630
出願日： 1998年04月17日
公開日（公表日）： 1999年11月05日
要約：
【要約】【課題】 配線抵抗のバラツキを抑え、且つ、低誘電率化を阻害しないようにして配線間の容量を小さくすることができ、これによりRC遅延を少なくして、高速動作を行なうこと。【解決手段】 第2の層間絶縁膜としてシリコン窒化膜を用いているため、第2の層間絶縁膜はメタル配線の配線溝を形成する際に第3の層間絶縁膜に対するエッチングストッパーとして働き、配線溝の幅によらず、その深さを均一にできるため、メタル配線の厚みが均一になって配線抵抗のバラツキがなくなる。又、前記配線溝を形成した後、シリコン窒化膜の第2の層間絶縁膜のみエッチングしてその先端を配線溝の内壁から後退させ、その後に、メタル配線を形成しているため、第2の層間絶縁膜の先端とメタル配線との間に間隙を生じさせることができ、第2の層間絶縁膜が高誘電率であっても、メタル配線間の配線容量は小さくでき、RC遅延を少なくして、高速動作を行なうことができる。
請求項（抜粋）：
少なくとも2種類以上の層間絶縁膜中に埋め込まれた配線を有する半導体装置において、少なくとも1種類以上の層間絶縁膜の先端が前記配線の側面から所定以上の間隙を置いて配置されていることを特徴とする半導体装置。
FI (2件)：
H01L 21/90 A
, H01L 21/90 C
