特許
J-GLOBAL ID：200903031655180646
半導体集積回路装置
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-335102
公開番号（公開出願番号）：特開平10-163422
出願日： 1996年11月29日
公開日（公表日）： 1998年06月19日
要約：
【要約】【課題】 部品点数の減少【解決手段】 半導体基板1上に形成された層間絶縁膜13,14,15を介して積層配置された複数のメタル配線パターン部16a,16b,16c,16dと、前記上下に形成された各メタル配線パターン部を導通接続するべく、前記層間絶縁膜に形成されたスルーホール部17,18と、からなるインダクタンスを有する。
請求項（抜粋）：
半導体基板上に形成された層間絶縁膜を介して積層配置された複数のメタル配線パターン部と、前記上下に形成された各メタル配線パターン部を導通接続するべく、前記層間絶縁膜に形成されたスルーホール部と、からなるインダクタンスを有する半導体集積回路装置。
IPC (2件)：
前のページに戻る
