特許

J-GLOBAL ID：200903031656711645

バースト信号受信回路

発明者： 朝羽 貴士 ,  齋藤 芳広 ,  高岡 将明 ,  森 和行 ,  延原 裕之
出願人/特許権者： 富士通株式会社
代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願平9-005950
公開番号（公開出願番号）：特開平10-210087
出願日： 1997年01月17日
公開日（公表日）： 1998年08月07日
要約：

【要約】【課題】 バースト信号の受信処理を行うバースト信号受信回路に関し、信号速度が高速化しても、バースト信号の出力制御を正確に行うことを課題とする。【解決手段】 判定手段2が、信号検出手段1内のアンプ1aに入力するバースト信号のピークレベルを基に、バースト信号の入力の有無を判定する。信号検出手段1内の構成は従来通りの構成である。この判定は、従来のように、信号検出手段1の出力信号を基にするのではなく、信号検出手段1の入力側のバースト信号のピークレベルを基に判定する。判定手段2によって、バースト信号が入力していると判定されたときのみ、出力制御手段3が、信号検出手段1の出力信号を後段へ送出するようにする。

請求項（抜粋）：

バースト信号の受信処理を行うバースト信号受信回路において、バースト信号を受信するアンプと、前記バースト信号のピーク値を検出するピーク検出回路と、前記バースト信号のボトム値を検出するボトム検出回路と、前記ピーク検出回路および前記ボトム検出回路の各出力を基に、前記アンプの閾値を設定する閾値回路とからなる自動閾値制御回路を備えた信号検出手段と、前記アンプに入力されるバースト信号のピーク値を基にバースト信号の入力の有無を判定する判定手段と、前記判定手段による判定結果に従い前記アンプの出力を制御する出力制御手段と、を有することを特徴とするバースト信号受信回路。