特許
J-GLOBAL ID：200903031673369977
半導体ICチップ内蔵用の降圧回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-022232
公開番号（公開出願番号）：特開平6-237575
出願日： 1993年02月10日
公開日（公表日）： 1994年08月23日
要約：
【要約】【目的】高集積度ICチップ内蔵用の低損失降圧回路を提供する。【構成】降圧回路1は分圧回路10と電圧比較器11とを備え、比較器11の一方の入力端子(-)に分圧回路10の分圧出力電圧VINT が供給され、他方の入力端子(-)には比較基準電圧が供給される。比較器11の出力信号SG11は分圧回路10の制御信号発生部10bに供給されて制御パルスΦ1 およびΦ2 を発生して分圧部10aのコンデンサC101 とC102 の接続を制御し、分圧出力電圧VINT を負荷回路に供給する。外部電源電圧から内部回路用電圧を発生させるための分圧手段としてコンデンサを用いているので、電力損失を低減でき、しかもコンデンサの利用効率を高めているので高集積度化に適している。
請求項（抜粋）：
外部電源電圧の供給を受ける第1の端子と、基準電位に維持される第2の端子と、これら第1および第2の端子に接続され所望の機能をもつ内部回路とを有する半導体集積回路(IC)チップに内蔵され前記外部電源電圧を降圧して前記内部回路に供給するICチップ内蔵用の降圧回路において、互に等しい静電容量を有する第1および第2のコンデンサと、これら第1および第2のコンデンサの各々の一方の電極と前記第1の端子との間およびそのコンデンサの他方の電極と前記第2の端子との間にそれぞれ挿入され制御信号に応答して選択的に導通状態になる2対の第1のスイッチ素子と、前記第1のコンデンサの前記一方の電極と前記第2のコンデンサの前記他方の電極との間および前記第2のコンデンサの前記一方の電極と前記第1のコンデンサの前記他方の電極との間にそれぞれ挿入され前記制御信号に応答して選択的に導通状態になる1対の第2のスイッチ素子と、前記第1のコンデンサの前記一方の電極と前記第2のコンデンサの前記一方の電極との間に直列接続の状態で挿入され前記制御信号に応答して選択的に導通状態になる1対の第3のスイッチと、前記直列接続の接続点を前記内部回路に接続する出力端子と、前記第1および第2のコンデンサが前記第1の端子からの前記外部電源電圧により交互に充電されその充電と相補的にこれらのコンデンサの充電電荷が前記出力端子から前記内部回路に交互に放電されるように前記第1,第2および第3のスイッチ素子の導通状態を制御する信号を前記制御信号として生ずる制御信号発生手段とを含む分圧回路と、前記内部回路への放電出力と予め定めた比較基準電圧との比較結果に応答して前記制御信号発生手段における前記制御信号の発生を制御する接続制御信号を発生する手段とを含むことを特徴とするICチップ内蔵用の降圧回路。
IPC (2件)：
引用特許：
前のページに戻る
