特許
J-GLOBAL ID：200903031702012897
自己編成式並列コンピュータ・システムおよびその方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
頓宮 孝一 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-159296
公開番号（公開出願番号）：特開平5-282266
出願日： 1992年06月18日
公開日（公表日）： 1993年10月29日
要約：
【要約】【目的】 順次実行シーケンスを自動的に並列処理用に複数処理要素に分割するシステムにおいて、並列処理のための実行入路を中間から生成すること。【構成】 一のキャッシュ・ディレクトリ211内に複数の入口を設け、その入口が各処理要素ごとにその入口の後ろにある、最初のZ命令セルを指すようにすることにより、入口を設ける。さらに、正規の入口から実行した場合との整合性を保証するために、適宜Zキャッシュ・エントリの無効化280、281、LCの相対化290を行う。【効果】 同一のZコードの生成の回避、Zコード自体の減少による管理、遷移の減少を達成でき、結果として資源の有効活用および処理速度の向上が可能となる。
請求項（抜粋）：
命令アドレスと前記命令アドレスにある命令との順次実行シーケンスから生成される1組の命令実行サブシーケンスへの入口点を生成するための装置であって、前記サブシーケンスが、別々の処理要素上で非同期に並列に実行可能であり、前記順次実行シーケンスが、前記順次実行シーケンス内の各命令に関連する単調に増加する順序番号を定義し、前記順序番号が、前記命令サブシーケンス内の前記命令に関連し、前記入口点が、前記順次実行サブシーケンスの一部分が別の命令実行シーケンス内で発生する時に、前記1組の実行サブシーケンスを使用して、前記一部分を非同期に並列に実行できるようにするためのものであり、前記順次実行シーケンス内の前記命令アドレスのサブセットと、前記の記憶された命令アドレスに関連する前記順序番号とを記憶する手段と、前記の別の命令実行シーケンス内の命令アドレスと、前記の記憶された命令アドレスのサブセット内の命令アドレスとの一致を検出するための比較手段と、前記比較手段に応答して、前記の検出された一致する命令アドレスに対応する、前記1組のサブシーケンスへの入口点を生成する手段とを含む、入口点を生成するための装置。
IPC (2件)：
G06F 15/16 430
, G06F 9/38 370
