特許

J-GLOBAL ID：200903031708995299

半導体装置及び液晶表示装置

発明者： 井上 俊輔 ,  光地 哲伸 ,  宮脇 守
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 豊田 善雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-040450
公開番号（公開出願番号）：特開平5-218434
出願日： 1992年01月31日
公開日（公表日）： 1993年08月27日
要約：

【要約】【構成】 絶縁層上に形成した単結晶Si薄膜からなる活性層を有するPMOSトランジスタ、NMOSトランジスタからなるCMOSインバータであって、NMOSトランジスタのチャネル領域に電極取り出し部が形成され、Si基板に接続されていることを特徴とする半導体装置。【効果】 NMOSトランジスタのチャネル領域を部分空乏化、PMOSトランジスタのチャネル領域を完全空乏化して耐圧性が高く、寄生容量の小さい装置とすることができる。

請求項（抜粋）：

絶縁層上に形成した単結晶半導体薄膜により活性領域を形成した複数のMOS FETを有する半導体装置において、少なくとも一部のMOSトランジスタのチャネル領域に電極取り出し部を設けたことを特徴とする半導体装置。

IPC (7件)：

H01L 29/784 ,  G02F 1/136 500 ,  G09F 9/30 338 ,  H01L 27/092 ,  H01L 27/12 ,  H03K 17/00 ,  H03K 19/0175

FI (3件)：

H01L 29/78 311 X ,  H01L 27/08 321 M ,  H03K 19/00 101 F

引用特許：

審査官引用 (5件)

• 特開昭59-220961
  
• 特開平4-083045
  
• 特開昭58-015274
  
• 特開平2-061263
  
• 特開平1-289917