特許
J-GLOBAL ID：200903031727048667
マイクロコンピュータ回路
発明者：
出願人/特許権者：
代理人 (1件)：
茂泉 修司
公報種別：公開公報
出願番号（国際出願番号）：特願平4-252343
公開番号（公開出願番号）：特開平6-102986
出願日： 1992年09月22日
公開日（公表日）： 1994年04月15日
要約：
【要約】【目的】 携帯電話機等に用いられるマイクロコンピュータ回路に関し、キースキャンを行わない状態においても出来るだけ消費電流を少なくする。【構成】 キー入力を長く待っている間はクロック入力をCPUコアに与えないような構成とし、キー入力によりスタート動作が行われてクロックが入力されても発振安定待ち時間を必要としないため、入力したクロックにより即座に動作を実行することが出来、クロック信号よる余分な消費電流を低減することが出来る。
請求項（抜粋）：
キーマトリクス(11)に接続され、スタート入力後にスリープモードとなり割込入力後にキースキャン出力を発生すると共にキー入力の待ち状態で該キースキャン出力を該スリープモードに戻す発振安定待ち時間無しのCPUコア(1) と、該キーマトリクス(11)に接続され、常にプルアップされており該キー入力時にスタート入力生成部(12)を介して該CPUコア(1) のスタート端子にスタート入力を与えると共に該キー入力時に該キースキャン出力を受けたとき該CPUコア(1) の割込端子に割込入力を与えるキースキャン入力部(2) と、を備え、該CPUコア(1) が、該スタート入力を受ける前はクロック制御セル(3) を停止させることを特徴としたマイクロコンピュータ回路。
IPC (5件)：
G06F 3/023
, H03M 11/20
, G06F 1/04 301
, G06F 15/78 510
, H04B 7/26
