特許

J-GLOBAL ID：200903031762704909

誤り訂正処理装置

発明者： 永井 元芳
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 役 昌明 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-036323
公開番号（公開出願番号）：特開平7-226687
出願日： 1994年02月10日
公開日（公表日）： 1995年08月22日
要約：

【要約】【目的】 リードソロモン(RS)符号を用いた符号化やシンドロームの計算を小さい回路規模で高速処理できる誤り訂正処理装置を提供する。【構成】 入力情報7に対して、誤り訂正の符号化またはシンドロームの演算を行なう誤り訂正処理装置において、RS符号の生成行列(G-Matrix)または検査行列(H-Matrix)のデータを格納するROM1と、ROMから出力されたデータと入力情報7との乗算を行なう乗算器2と、乗算器の出力を累積加算する加算器3と、加算器から出力された加算値を保持するラッチ41〜44とを設ける。誤り訂正符号化における検査ビットやシンドロームの値は、乗算器と加算器とにより、行列演算の形で算出される。この装置は、乗算が主体の回路となるため、シフトレジスタを用いる従来のものと比べて回路構成を小規模化できる。

請求項（抜粋）：

入力情報に対して、誤り訂正の符号化またはシンドロームの演算を行なう誤り訂正処理装置において、リードソロモン(RS)符号の生成行列(G-Matrix)または検査行列(H-Matrix)のデータを格納するROMと、前記ROMから出力されたデータと入力情報との乗算を行なう乗算器と、前記乗算器の出力を累積加算する第1加算器と、前記第1加算器から出力された加算値を保持するラッチとを設けたことを特徴とする誤り訂正処理装置。

IPC (2件)：

H03M 13/00 ,  G06F 11/10 330