特許
J-GLOBAL ID：200903031765706325
半導体装置の製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平9-034531
公開番号（公開出願番号）：特開平9-293866
出願日： 1997年02月19日
公開日（公表日）： 1997年11月11日
要約：
【要約】【課題】 半導体装置の拡散層の狭い領域は、シリサイドの凝集により低抵抗化ができない。またサイドウォール絶縁膜端に発生するストレス起因の結晶欠陥によってリーク電流が発生するため、トランジスタ特性の劣化が起きる。【解決手段】 Si基板11上のゲート電極15,35 の側部にサイドウォール絶縁膜18,38 を形成し、続いてソース・ドレイン(S/D)領域19,20,39,40 を形成した後に活性化熱処理を行い、次いでS/D領域19,20,39,40 の表面にTi膜51を形成した後、熱処理によってTiSi2 層52を形成する製造方法において、サイドウォール絶縁膜18,38 の形成後でS/D領域19,20,39,40 の形成前に第1の炉熱処理を行い、かつTi膜51の形成前にSi基板11の表面に形成されている自然酸化膜91を除去した後、Si基板11にヒ素をドーピングして非晶質化し、そこにTi膜51を形成してシリサイド化することにより課題の解決を図る。
請求項（抜粋）：
シリコン基板上に形成されているゲート電極の側部にサイドウォール絶縁膜を形成する工程と、前記シリコン基板にソース・ドレイン領域を形成した後、活性化熱処理を行う工程と、前記ソース・ドレイン領域の表面に金属膜を形成した後、熱処理を施すことによって該金属膜と前記シリコン基板とを反応させてシリサイド層を形成する工程とを備えた半導体装置の製造方法において、前記サイドウォール絶縁膜を形成した後で前記ソース・ドレイン領域を形成する前に第1の炉熱処理を行い、前記金属膜を形成する前に前記シリコン基板の表面に形成されている酸化膜を除去した後、該シリコン基板にヒ素をドーピングしてシリコン基板の表面側を非晶質化し、その後前記金属膜を形成することを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 29/78
, H01L 21/336
, H01L 21/265
, H01L 21/28 301
, H01L 21/768
H01L 29/78 301 P
, H01L 21/28 301 T
, H01L 21/265 Q
, H01L 21/90 C
